什麼是半減法器：工作及其應用，K-MAP，使用與非門的電路

為了處理從一個點到另一個點的光或聲音等信息，我們可以通過以模擬信號的形式提供適當的輸入來使用模擬電路。 在這個過程中，輸入模擬信號有可能會拾取噪聲，這可能會導致輸出信號的損失，這意味著我們在輸入電平處理的輸入不等於輸出級。 為了，克服這些數字電路的實現。 數字電路可以用邏輯門設計。 邏輯門是一種電子電路，它根據其輸入執行邏輯運算，並只給出一個位，即低（邏輯 0 = 零電壓）或高（邏輯 1 = 高電壓）。 組合電路可以設計一個以上的邏輯門。 這些電路快速且與時間無關，在輸入和輸出之間沒有反饋。 組合電路可用於算術和布爾運算。 組合電路的最佳示例包括半加器、全加器、半減法器、全減法器、多路復用器、解復用器、編碼器和解碼器。什麼是半減法器？ 如上所述的半減法器是一個組合電路，顧名思義用於從輸入中減去兩位。 這裡減法器的輸出完全依賴於當前的輸入，而不依賴於之前的階段。 半減法器的輸出是差值和手推車。 它類似於算術減法，其中如果被減數大於被減數，我們將藉用 B = 1，否則藉用將保持為零 B = 0。 為了更好地理解它，讓我們進入下面顯示的真值表。 half-subtractor-block-diagram真值表半減法器真值表根據在輸入階段應用的輸入顯示輸出值。 真值表分為兩部分。 左邊部分錶示輸入級，右邊部分錶示輸出級。在數字電路中，輸入0和輸入1表示邏輯低和邏輯高。 根據配置，邏輯低表示零電壓，邏輯高表示高電壓（如 5V、7V、12V 等）。 Inputs OutputsInput – AInput – BDifference -DBarrow – B 000010 1001111100Truth Table ExplanationWhen 輸入 A 和 B 為零，半減法器 D 和 B 的輸出也為零。當輸入 A 為高且 B 為零時，差異為高，即 1 和巴羅為零當輸入A為零，輸入B為高時，則D和B的輸出分別為高。當兩個輸入都為高時，半減法器的輸出都為零。 從上面的真值表，我們可以找出差值 (D) 和 Barrow (B) 的方程式。差值-D 的方程式：當輸入 A=1、B=0 和 A=0、B=1 時，差值是高的。 從這個陳述 D = AB'+A'B = A⊕B。 根據 D 方程，它表示 Ex-or 門。 Barrow-B 的 D=A⊕BE 方程：僅當輸入 A 為低且 B 為高時，Barro 為高。 從這一點來看，Barrow B 的方程將是， B= A'BB=A'B 從上面的差分和 Barrow 方程，我們可以使用 K -MapK 設計半減法電路圖 – MapKarnaugh 圖簡化了布爾代數表達式對於半減法器電路。 這是查找任何電路的布爾代數方程的官方方法。 讓我們使用 K-map.K-Map for Difference (D) 和 Barrow (B) 求解半減法電路的布爾表達式K-map for Difference (D) 和 Barrow (B) 根據 K-map 第一個蘊涵是 A'B，第二個蘊涵是 AB'。當我們簡化這兩個蘊涵方程時，將得到 DD 的差分的簡化方程=A'B+AB'那麼，D=A⊕B。 這個等式只是簡單地表示了異或門。要找到手推車 B 的簡化布爾表達式，我們需要遵循與差分 D 相同的過程。因此，B=A'B.Half Subtractor using NAND GatesNAND 門和或非門被稱為通用門。 在這裡，與非門被稱為通用門，因為我們可以使用 n 個與非門的組合來設計任何類型的數字電路。 由於這種特殊性，與非門被稱為通用門。 現在，我們使用與非門設計半減法器電路。用與非門實現的半減法器我們可以設計具有五個與非門的半減法器電路。將 A 和 B 作為與非門第一級的輸入，其輸出再次作為一個輸入連接到第二個與非門以及第三個與非門。根據它們的輸入，它給出輸出，在與非門的最後階段，差分輸出 D 和巴羅輸出 B 將在它們的輸出端。最終的差分 D 輸出方程為 D = A ⊕B 和巴羅 B 方程為 B=A'B。通過使用不同的與非門組合來構造半減法器，差分和巴羅的最終方程將僅為 D= A⊕B 和 B=A'B。半減法器有這些減法器的各種應用。 實際上，它們很容易分析。 其中一些列如下。要減去列中最小位置的數字，這些減法器是首選。處理器中存在的算術和邏輯單元 (ALU) 更喜歡用這個單元進行減法。為了最大限度地減少聲音的失真這些被使用。根據所需的操作，半減法器具有增加或減少運算符數量的能力。半減法器用於放大器。在傳輸音頻信號時，這些用於避免失真。因此，這就是全部半減法電路。 在實時條件下，使用半減法器無法減去多個位。 這個缺點可以通過使用完整的 Subtractor 來克服。

留言 

郵件列表